阵列基板行驱动电路的制作方法-凯发k8娱乐

本技术涉及显示，具体涉及一种阵列基板行驱动电路。

背景技术：

1、阵列基板行驱动电路(gate-driver on array，goa)技术是一种将栅极驱动电路以薄膜晶体管制造工艺集成在显示面板上，实现显示面板的窄边框化并降低显示面板的制造成本的技术。

2、为了对显示面板的像素单元中的像素电路进行补偿和驱动像素单元中的发光元件发光，通常需要向像素电路提供多个不同类型的驱动信号，如发光控制晶体管的发光驱动信号、数据信号写入晶体管的数据写入驱动信号、补偿晶体管的补偿驱动信号等，因此像素电路所对应的goa被设计为较为复杂的电路，从而占用显示面板的面积较大。为缩减goa占用显示面板的面积，相关技术提出这样一种凯发k8娱乐的解决方案：goa的一级栅极驱动模块向同一行像素单元的像素电路提供多个不同类型的驱动信号，或，向多行像素单元的像素电路提供同种类型的驱动信号(如一级栅极驱动模块向至少两行像素单元提供发光驱动信号)，以实现栅极驱动模块的复用，减少goa中栅极驱动模块的级数，并有利于显示面板实现超窄边框设计。

3、在实践中，发明人发现：当这类goa在水平空白期间(即水平消隐期间)进行随机侦测时，如果接收到寻址信号的某一级栅极驱动模块的上拉节点处的电位不足，则会导致该级栅极驱动模块在水平空白期间无法输出准确的驱动信号，从而影响随机侦测结果的准确性。

技术实现思路

1、本技术提供一种阵列基板行驱动电路，旨在解决阵列基板驱动电路在水平空白期间进行随机侦测时，接收到寻址信号的栅极驱动模块的上拉节点因电位不足而导致随机侦测结果不准确的问题。

2、本技术提供一种阵列基板行驱动电路，包括级联的多级栅极驱动模块，每级所述栅极驱动模块对应的一行扫描期间包括水平显示期间以及水平空白期间，第n级栅极驱动模块包括：

3、上拉控制单元，上拉控制单元与第n-p级栅极驱动模块的第一级传信号输出端、所述阵列基板行驱动电路的第一参考信号端以及第n级所述栅极驱动模块的第一节点电性连接，所述上拉控制单元用于在所述第一级传信号输出端的第一级传信号的控制下，在所述水平显示期间，将所述第一参考信号端的参考高电平信号输出至所述第一节点；

4、上拉单元，所述上拉单元与所述第一节点、所述阵列基板行驱动电路的第一时钟信号端、所述阵列基板行驱动电路的第二时钟信号端、第n级所述栅极驱动模块的第二级传信号输出端以及第n级所述栅极驱动模块的多个驱动信号输出端电性连接，所述上拉单元用于在所述水平显示期间，基于所述第一节点的电位、所述第一时钟信号端的第一时钟信号以及所述第二时钟信号端的第二时钟信号的控制下，向所述第二级传信号输出端输出第二级传信号以及向所述驱动信号输出端输出驱动信号，以及用于在所述水平空白期间，基于所述第二级传信号输出端的电位而抬升所述第一节点的电位；

5、下拉单元，所述下拉单元与所述第一节点、第n p级所述栅极驱动模块的第三级传信号输出端以及所述阵列基板行驱动电路的第二参考信号端电性连接，所述下拉单元用于在所述第三级传信号输出端的第三级传信号的控制下，在所述水平显示期间，将所述第二参考信号端的参考低电平信号输出至所述第一节点；

6、逻辑寻址单元，所述逻辑寻址单元与所述第一级传信号输出端、所述第一参考信号端、所述阵列基板行驱动电路的寻址复位信号端以及所述阵列基板行驱动电路的寻址信号端电性连接，所述逻辑寻址单元用于在所述寻址信号端的寻址信号、所述参考高电平信号、所述第一级传信号以及所述寻址复位信号端的寻址复位信号的控制下，在所述水平空白期间上拉所述第一节点的电位；

7、电位调整单元，所述电位调整单元与所述第一参考信号端、所述第一节点、所述第二参考信号端、所述寻址复位信号端以及所述逻辑寻址单元电性连接，所述电位调整单元用于在所述寻址复位信号、所述参考高电平信号以及所述逻辑寻址单元的控制下，基于所述参考低电平信号调整所述第一节点的电位；

8、其中，n和p均为大于0的整数，且n大于p。

9、在本技术提供的阵列基板行驱动电路中，在第m级所述栅极驱动模块的所述逻辑寻址单元接收到所述寻址信号的情况下，在第m级所述栅极驱动模块对应的所述水平空白期间内，第m级所述栅极驱动模块的所述上拉单元向第m级所述栅极驱动模块的级传信号输出端输出的级传信号为高电平信号，以及向第m级所述栅极驱动模块的驱动信号输出端输出的驱动信号为高电平信号；

10、其中，第m级所述栅极驱动模块为所述阵列基板行驱动电路中的一级所述栅极驱动模块。

11、在本技术提供的阵列基板行驱动电路中，所述电位调整单元包括第一电位调整子单元、第二电位调整子单元以及第三电位调整子单元；

12、所述第一电位调整子单元与所述第一参考信号端、所述寻址复位信号端以及第n级所述栅极驱动模块的第二节点电性连接，所述第一电位调整子单元用于在所述寻址复位信号的控制下，将所述参考高电平信号输出至所述第二节点；

13、所述第二电位调整子单元与所述逻辑寻址单元、所述第二节点以及所述第二参考信号端电性连接，所述第二电位调整子单元用于在所述逻辑寻址单元的控制下，将所述参考低电平信号输出至所述第二节点；

14、所述第三电位调整子单元与所述第二节点、所述第二参考信号端以及所述第一节点电性连接，所述第三电位调整子单元用于根据所述第二节点的电位，将所述参考低电平信号输出至所述第一节点。

15、在本技术提供的阵列基板行驱动电路中，所述第一电位调整子单元包括第一电位调整晶体管和第一电容器，所述第一电位调整晶体管的栅极与所述寻址复位信号端电性连接，所述第一电位调整晶体管的源极与所述第一参考信号端电性连接，所述第一电位调整晶体管的漏极与所述第二节点电性连接，所述第一电容器的第一极板与所述第一参考信号端电性连接，所述第一电容器的第二极板与所述第二节点电性连接。

16、在本技术提供的阵列基板行驱动电路中，所述第二电位调整子单元包括第二电位调整晶体管，所述第二电位调整晶体管的栅极与所述逻辑寻址单元电性连接，所述第二电位调整晶体管的源极与所述第二参考信号端电性连接，所述第二电位调整晶体管的漏极与所述第二节点电性连接。

17、在本技术提供的阵列基板行驱动电路中，所述第三电位调整子单元包括第三电位调整晶体管，所述第三电位调整晶体管的栅极与所述第二节点电性连接，所述第三电位调整晶体管的源极与所述第二参考信号端电性连接，所述第三电位调整晶体管的漏极与所述第一节点电性连接。

18、在本技术提供的阵列基板行驱动电路中，所述电位调整单元还包括第四电位调整晶体管，所述第四电位调整晶体管的栅极与所述阵列基板行驱动电路的复位控制信号端电性连接，所述第四电位调整晶体管的源极与所述第二参考信号端电性连接，所述第四电位调整晶体管的漏极与所述第二节点电性连接。

19、在本技术提供的阵列基板行驱动电路中，第n级所述栅极驱动模块还包括：

20、全局复位单元，所述全局复位单元与所述阵列基板行驱动电路的全局复位信号端、所述第一节点以及所述第二参考信号端电性连接，所述全局复位单元用于在所述全局复位信号端的全局复位信号的控制下，将所述参考低电平信号输出至所述第一节点。

21、在本技术提供的阵列基板行驱动电路中，所述第四电位调整晶体管的栅极与所述全局复位信号端电性连接，所述复位控制信号端为所述全局复位信号端。

22、在本技术提供的阵列基板行驱动电路中，所述上拉控制单元包括至少一个上拉控制晶体管，所述上拉控制晶体管的栅极与所述第一级传信号输出端电性连接，所述上拉控制晶体管的源极与所述第一参考信号端电性连接，所述上拉控制晶体管的漏极与所述第一节点电性连接；

23、所述上拉单元包括一个第一上拉晶体管、一个第二电容器以及多个第二上拉晶体管，所述第一上拉晶体管的栅极与所述第一节点电性连接，所述第一上拉晶体管的源极与所述第一时钟信号端电性连接，所述第一上拉晶体管的漏极与所述第二级传信号输出端电性连接，所述第二电容器的第一极板与所述第一节点电性连接，所述第二电容器的第二极板与所述第二级传信号输出端电性连接，所述第二上拉晶体管的栅极与所述第一节点电性连接，多个所述第二上拉晶体管的源极与所述第二时钟信号端的多个第二子时钟信号端一一对应且电性连接，多个所述第二上拉晶体管的漏极与多个所述驱动信号输出端一一对应且电性连接；

24、所述下拉单元包括至少一个下拉晶体管，所述下拉晶体管的栅极与所述第三级传信号输出端电性连接，所述下拉晶体管的源极与所述第二参考信号端电性连接，所述下拉晶体管的漏极与所述第一节点电性连接；

25、所述逻辑寻址单元包括第一逻辑寻址晶体管、第二逻辑寻址晶体管、第三逻辑寻址晶体管、第四逻辑寻址晶体管、第五逻辑寻址晶体管以及第三电容器，所述第一逻辑寻址晶体管的栅极与所述寻址复位信号端电性连接，所述第一逻辑寻址晶体管的漏极与所述第一节点电性连接，所述第一逻辑寻址晶体管的源极与所述第二逻辑寻址晶体管的漏极电性连接，所述第二逻辑寻址晶体管的源极与所述第一参考信号端电性连接，所述第二逻辑寻址晶体管的栅极与所述电位调整单元电性连接，所述第三电容器的第一极板与所述第二逻辑寻址晶体管的栅极电性连接，所述第三电容器的第二极板与所述第二逻辑寻址晶体管的源极电性连接，所述第三逻辑寻址晶体管的源极与所述第一级传信号输出端电性连接，所述第三逻辑寻址晶体管的漏极与所述第四逻辑寻址晶体管的源极电性连接，所述第三逻辑寻址晶体管的栅极与所述寻址信号端电性连接，所述第四逻辑寻址晶体管的栅极与所述寻址信号端电性连接，所述第四逻辑寻址晶体管的漏极与所述第二逻辑寻址晶体管的栅极电性连接，所述第五逻辑寻址晶体管的源极与所述第一参考信号端电性连接，所述第五逻辑寻址晶体管的漏极所述第四逻辑寻址晶体管的源极电性连接，所述第五逻辑寻址晶体管的栅极与所述第二逻辑寻址晶体管的栅极电性连接；

26、全局复位单元包括至少一全局复位晶体管，所述全局复位晶体管的栅极与所述全局复位信号端电性连接，所述全局复位晶体管的源极与所述第二参考信号端电性连接，所述全局复位晶体管的漏极与所述第一节点电性连接。

27、本技术提供的阵列基板行驱动电路在多级栅极驱动模块中的一级栅极驱动模块被寻址信号端的寻址信号选中时，在被寻址信号选中的栅极驱动模块所对应的水平空白期间内，通过被选中的栅极驱动模块的上拉单元基于被选中的栅极驱动模块的级传信号输出端的电位而抬升被寻址信号选中的栅极驱动模块的第一节点的电位，并基于在第n级栅极驱动模块中增设与第一节点(即上拉节点)、第一参考信号端、寻址复位信号端以及逻辑寻址单元电性连接的电位调整单元，被寻址信号选中的栅极驱动模块的逻辑寻址单元在水平空白期间上拉第一节点的电位的同时，多级栅极驱动模块中的其他级栅极驱动模块的电位调整单元下拉各自第一节点的电位，避免多级栅极驱动模块中的其他级栅极驱动模块异常开启而输出驱动信号。